基于FPGA的直接数字频率合成器的设计

引言 早期的频率合成技术主要有间接合成法、直接模拟合成法。间接合成法又称为锁相环(PLL)，它是在反馈环路中插入频率运算功能，即可改变PLL的输出频率。为了使输出频率有更高的分辨率,常用到多环频率合成和小数分频等技术。随着频率分辨率的提高，PLL的锁定时间越长，频率变化就越慢。直接模拟合成法(早期的直接合成法)，通过模拟电路实现多级的连续混频、分频，获得很小的频率步进，电路复杂，不易集成。随着技术和器件水平的提高，一种新的频率合成技术——直接数字频率合成(Direct Digital Frequency Synthesis简称DDS或DDFS)，得到了飞速的发展。它以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的姣姣者。DDS广泛用于接受机本振、信号发生器、仪器、通信系统、雷达系统等，尤其适合于跳频无线通信系统。本课题主要是利用FPGA设计一个频率和相位均可控制的具有正弦波、方波、三角波输出的直接数字频率合成器(DDS)。DDS主要由相位累加器、波形存储器、D/A转换器和低通滤波器组成。DDS的核心模块相位累加器可通过VHDL语言自行....